在美國檀香山舉辦的年度VLSI超大型積體電路國際研討會中，Intel公布日前揭曉的Intel 4製程技術細節，強調在相同功耗情況下，相比Intel 7的運算效能約可提升20%以上，同時高效能元件庫 (library cell)密度更達2倍，未來預期用於Intel明年即將推出代號「Meteor Lake」的第14代Core系列處理器。
依照Intel說明，Intel 4是針對高效能運算打造的製程技術，同樣基於FinFET (鰭式場效電晶體)形式設計，並且縮減鰭片間距、接點間距，以及低層金屬間距，同時導入設計技術最佳化，藉此縮減每單位元件尺寸。
透過FinFET材料與結構改良，基於Intel 4製程打造的N型半導體或P型半導體，其鰭片數量可從Intel 7高效能元件庫的4片降低至3片，並且能以此
增加邏輯元件密度，同時在縮減執行路徑延遲之餘，達成降低功耗目的。
先前在Intel 7製程技術中，已經導入自對準四重成像技術 (Self-Aligned Quad Patterning,SAQP)，以及主動元件閘極上接點 (Contact Over Active Gate,COAG0技術，藉此用於提升邏輯密度。
其中，自對準四重成像技術透過單次微影和兩次沉積、蝕刻步驟，將晶圓上的微影圖案縮小4倍，並且改善多次微影層疊對準問題，而主動元件閘極上接點則是將閘極接點設在閘極上方，而非傳統作法設在閘極側面，藉此提升元件密度。
而在Intel 4製程技術的作法，則是進一步加入網格布線方案 (gridded layout scheme)，讓電路布線簡化且有規律，進而提高執行效能，同時也能增加整體生產良率。
另外，Intel 4製程採用新款名為強化銅 (Enhanced Cu)的金屬配方，並且以銅做為導線、接點材質，取代Intel 7所使用的鈷，以及外層使用的鈷、鉭包覆材質，透過兼具銅的低電阻特性，降低自由電子移動時，撞擊原子過程所產生，導致電路失效的電遷移 (electromigration)現象，同時也將作為Intel 3及未來製程的基礎。
同時，Intel 4在較高互連層透過EUV方式，大幅度減少光罩數量和製程步驟，進而降低製程的複雜性，同時也能讓未來製程節點技術作準備，更將導入全球第一款量產型高數值孔徑 (High-NA)EUV系統。
預計用於明年即將推出代號「Meteor Lake」的第14代Core系列處理器
實際上，從Intel 7就是Intel原先提出的10nm製程，Intel 4則是鎖定對比競爭對手的5nm製程，實際上為Intel的7nm製程技術，標榜能在相同製程規格上放入更多電晶體數量，藉此對應更高運算效能。
而代號「Meteor Lake」的第14代Core系列處理器，同樣將採用效能核心P Core與節能核心 (E Core)的異構設計，同時更可容納多達6組採Redwood Cove架構設計的P Core，以及8組採Crestmont架構設計的E Core配置，另外也將藉由tiled架構設計，將透過小晶片 (chiplet)方式整合I/O Tile、SoC Tile、GFX Tile和Compute Tile，熱設計功耗將介於5W到125W之間，藉此覆蓋小型至桌機等級運算裝置使用需求。
另外，相較目前已經進入市場銷售的代號「Alder Lake」、第12代Core系列處理器，以及今年預計推出代號「Raptor Lake」、第13代Core系列處理器均採用LGA 1700/1800插槽，代號「Meteor Lake」的第14代Core系列處理器將會換成LGA 2551插槽，並且預期沿用至代號「Arrow Lake」、第15代Core系列處理器。
至於代號「Arrow Lake」、第15代Core系列處理器，將在P Core改為Lion Cove架構設計，E Core則會改為Skymont架構，並且能對應多達8組P Core與32組E Core配置，製程技術則會推進至Intel 20A，將採用下一代RibbonFET製程技術，以及PowerVia電源管理技術，預期讓每瓦運算效能可提升15%。
《原文刊登於合作媒體mashdigi，聯合新聞網獲授權轉載。》
